Yaklaşık on yıl önce 3D NAND’ın gelişiyle katı hal sürücülerin depolama kapasitesi hızla artıyor ve GB başına fiyatı istikrarlı bir şekilde düşüyor. Bu günlerde istemci bilgisayarların büyük çoğunluğunun SSD kullanmasının nedeni budur. IEEE bu eğilimin önümüzdeki yıllarda da devam edeceğine ve SSD depolama kapasitesini 2029 yılına kadar en az dört katına çıkaracağına inanıyor.
3D NAND’ın kapasitesini artırmasının nedeni çok yönlüdür. Bir yandan aktif NAND katmanlarının sayısı yıllar geçtikçe artarken, diğer yandan NAND bellek hücresi başına depolanan bit sayısı ikiden üçe (üç seviyeli hücre, TLC) ve dörde (dörtlü) çıktı. düzey hücresi, QLC). Her iki yenilik de zamanla gerçekleşti ve TB başına maliyetlere ilişkin ekonomik hedeflere ulaşmak için titizlikle hesaplandı.
2024’te yaşıyoruz. 2 TB QLC NAND bellek cihazları, dünyanın en iyi ana akım 2 TB SSD’lerinden bazılarını etkinleştirmek için hazır durumda bulunuyor ve bu da onlara 2 TB ham depolama alanı sağlıyor. IEEE’nin yol haritası, 4 TB 3D NAND cihazlarını 2027’ye sabitleyerek ana akım SSD’lerin kapasitesini iki katına çıkarıyor. Daha sonra, sektörün 8 TB NAND bellek cihazlarına geçmesiyle birlikte 2029’da kapasitenin dört katına çıkması bekleniyor. Bununla birlikte, spekülasyon yapmamıza rağmen, ana akım SSD’lerin kapasitesinin 2028 yılına kadar dört katına çıkmasını bekliyoruz.
Aktif katman sayısına gelince, üreticiye bağlı olarak 200 ve 300 katmanın ortasındayız, ancak IEEE 2027’de 500+ katman öngörüyor. Daha sonra Samsung ve SK hynix gibi şirketler 1000+ katman öngördü ve saygın enstitü bundan kaçınmaya karar verdi. tahmin.
Sabit disklerin evrimine ilişkin tahminlerin aksine, Cihazlar ve Sistemler için yeni IEEE Uluslararası Yol Haritası Yığın Veri Depolama yol haritası, depolama yoğunluğu konusunda neyin başarılması gerektiği konusunda belirsizdir. Aktif NAND katmanlarının ve diğer NAND bellek mimarilerinin sayısı. IEEE, QLC’yi QLC olarak bile adlandırmaz; buna TLC+ adını veriyor ve belki de QLC’nin (4 seviyeli şarj) ötesinde, muhtemelen 5 seviyeli şarjlı PLC’ye (beş seviyeli hücre) kadar olasılıkları ima ediyor.
“Kalıp yoğunluğunu arttırmaya devam etmenin ve bit başına maliyeti düşürmenin yolu, katman sayısındaki büyümenin en aza indirilmesini, katman başına bellek hücrelerinin yoğunluğunun arttırılmasını (katman başına alan yoğunluğunun arttırılması), belleğin yerleştirildiği deliklerin boyutunun azaltılmasını içerecektir. hücreler üretilir ve transistör başına depolanan bit sayısı artar [triple-level cell (TLC) to QLC to PLC]ve her bellek deliği için tek tip yüksek en boy oranı gravürünün korunması. Bunlar tasarım ve üretim sorunlarıdır ve karlı üretim için gerekli olan yüksek üretim verimini korumak için çözülmeleri gerekir.”
