Giriş
Geleceğin donanım teknolojileri açısından önemli bir dönüm noktasını temsil eden TSMC’nin yeni CoWoS paketleme yol haritası, yapay zeka (AI) hızlandırıcıları için gereken yüksek performansı karşılamak amacıyla dikkat çekiyor. 2029 yılına kadar 14 retikül boyutuna ulaşmayı taahhüt eden TSMC, bu gelişmelerle veri merkezlerindeki işlemci mimarilerinin daha verimli hale gelmesini sağlayacak. Yüksek entegre çözümler, AI tabanlı uygulamalar için kritik önemde, zira günümüzdeki rekabet ortamında işlem gücü ve bellek bant genişliği son derece önemlidir.
Teknik Özellikler
- Proje: 14-retikül ve üzeri Sistem-i-Paket (SiP) üretimi.
- 8 Paketleme: 24 HBM5E yığınını destekleme kapasitesi.
- Veri Yerleşimi: 12,020 mm²’lik alana sahip entegre çözümler.
- Üretim Başlangıcı: 2027’de 9.5-retikül boyutlu arayüzler.
- Beklenen Güç Tüketimi: Büyük SiP’ler önemli ölçüde enerji tüketecek.
Performans Testleri
TSMC, AI ve Yüksek Performans Hesaplama (HPC) uygulamaları için 5.5-retikül boyutlu CoWoS SiP’lerinin üretimine geçtiğini ve %98’in üzerindeki verimlilikle bu alanda önemli bir adım attığını bildirdi. Bu yeni paketleme teknolojisi, gelişmiş işlemci mimarilerinin hızlandırılmasını sağlarken, bellek bant genişliğinde de büyük artışlar sunacaktır. Beklenen verilere göre, 2029 yılında yüksek performanslı bir SiP, 24 HBM5E yığını ile birlikte sunulacak ve bu, mevcut sistemlere oranla 34 kat daha fazla bant genişliği sağlayacaktır.
Aşırı Isınma ve Soğutma Çözümleri
14-retikül boyutundaki interposers’in yüksek enerji tüketimi, geleneksel soğutma çözümlerinin yetersiz kalabileceği anlamına geliyor. TSMC’nin yeni sistemlerinin büyük alan kaplaması nedeniyle sunucu anakartlarında önemli değişiklikler gerekecek. Bu nedenle yeni nesil soğutma çözümleri, örneğin sıvı soğutma ve yoğun soğutma yöntemleri gibi yenilikler, geleceğin veri merkezlerinde standart hale gelebilir. Bu tür yenilikler, high-performance sunucu sistemlerinin enerji verimliliğini arttıracak ve aşırı ısınma sorunlarını minimize edecektir.
Öngörüler ve Gelecek
Geleceğin paketleme teknolojileri, sadece performans değil, aynı zamanda enerji tasarrufu ve verimlilik açısından da önemli avantajlar sunuyor. 2029 yılına gelindiğinde, TSMC’nin artık 48 kat daha fazla hesaplama transistörü ve 34 kat daha fazla bellek bant genişliği sunabilen bir SiP’yi aktif hale getirmesi bekleniyor. Ancak, bu düzeyde bir entegrasyonun getirdiği maliyetler, 2030’lu yıllarda şu anki donanım çözümlerine kıyasla oldukça yüksek olacağı öngörülüyor.
Kaynak: Tom’s Hardware verileriyle derlenmiştir.
