Les défis de la performance des puces d’IA
Lorsque l’on parle de nouvelles technologies, la première chose que nous demandons est souvent plus de performance. Cela a été vrai pour les processeurs de nos appareils quotidiens, et c’est également le cas pour les puces qui alimentent l’intelligence artificielle (IA). Nous réclamons davantage de capacités de calcul, une vitesse accrue, et une marge plus importante pour réaliser des tâches qui semblaient autrefois inaccessibles. Cependant, cette quête incessante de puissance commence à se heurter à une contrainte spécifique : l’énergie.
TSMC : un leader en pleine évolution
Dans cette nouvelle réalité, TSMC se démarque. En tant que plus grand fabricant de puces par contrat au monde, TSMC produit des semi-conducteurs conçus par d’autres acteurs de l’industrie. Lors d’une récente conférence à Amsterdam, Kevin Zhang, vice-président senior du développement commercial, a souligné une tendance émergente : les clients prêtent désormais une attention croissante aux performances qui n’augmentent pas le consommation d’énergie. La pression ne vient pas seulement des géants de la tech, mais également des fabricants de smartphones et des opérateurs de centres de données d’IA, tous confrontés à la hausse du coût de l’électricité.
Le tournant technologique
La clé réside dans la fabrication. TSMC a indiqué qu’il ne s’agit pas simplement d’une évolution des priorités, mais d’un changement inscrit dans sa feuille de route technologique. La société prévoit une technologie de fabrication, appelée A14, d’ici 2028, qui visera à améliorer le rendement de plus de 20 % tout en réduisant le consumption d’énergie de 30 % par rapport à son processus N2. Ce n’est pas tant un processeur spécifique, mais plutôt un procédé de fabrication qui a le potentiel de transformer l’industrie.
Nouvelles approches d’optimisation
Au-delà de la miniaturisation
Depuis des décennies, réduire la taille des transistors a été la principale voie pour améliorer la performance des puces. Toutefois, ce principe évolue. TSMC reconnaît que face aux pressions énergétiques, d’autres solutions prennent de l’importance, comme l’emballage avancé, le stacking de puces, et même la photonique. D’ailleurs, TSMC a choisi de ne pas utiliser la lithographie High-NA EUV pour ses processus A13 et A12 prévus pour 2029, un choix qui témoigne de cette nouvelle orientation.
Innovations en architecture
Huawei introduit également des concepts visant à accroître l’efficacité, comme Tau Scaling Law, qui vise à optimiser le mouvement des données au sein des puces. En déplaçant une partie de l’attention des transistors vers l’architecture et l’intégration, cette approche devient cruciale pour le développement futur des technologies.
Perspectives d’avenir
Où allons-nous ? Bien que TSMC ne représente pas l’ensemble de l’industrie, ses orientations donnent une vision précise. L’efficacité énergétique gagne en importance, une préoccupation qui dépasse les simples considérations de performance. Huawei, avec ses innovations, montre qu’il est essentiel de travailler sur l’architecture et l’intégration, plutôt que de se limiter à réduire la taille des composants. Le défi partagé est clair : les puces doivent continuer à évoluer en capacité, mais chaque avancée doit être justifiée par une consommation d’énergie raisonnable et des coûts maîtrisés.
Images | Xataka avec Nano Banana